芯片资讯
热点资讯
- Walsin华新科0402N102J500CT电容CAP CER 1000PF 50V C0G/NP0 0402的技术和
- Walsin华新科0402B223K250CT电容CAP CER 0.022UF 25V X7R 0402的技术和方案应
- Walsin华新科0603N220F500CT电容CAP CER 22PF 50V C0G/NP0 0603的技术和方案
- Walsin华新科0402X104K6R3CT电容CAP CER 0.1UF 6.3V X5R 0402的技术和方案应用
- Walsin华新科0603B202K500CT电容CAP CER 2000PF 50V X7R 0603的技术和方案应用
- Walsin华新科0402N471F500CT电容CAP CER 470PF 50V C0G/NP0 0402的技术和方
- Walsin华新科0402X154K100CT电容CAP CER 0.15UF 10V X5R 0402的技术和方案应用
- Walsin华新科0402B682K250CT电容CAP CER 6800PF 25V X7R 0402的技术和方案应用
- 华新科0603N471J500CT电容CAP CER 470
- Walsin华新科0402B823K160CT电容CAP CER 0.082UF 16V X7R 0402的技术和方案应
- 发布日期:2024-01-05 12:58 点击次数:186
随着人工智能 (AI) 的快速发展,使用经优化的芯片对于打造新一代应用至关重要。Arm 凭借其 CPU、GPU 和相关技术,以及诸如 Arm Neoverse 计算子系统 (CSS)[1] 等开创性解决方案,为芯片的优化创新奠定了基础。
CSS 是经过验证和性能优化的子系统,可令构建模块无缝集成到系统级芯片 (SoC) 上,旨在降低风险,减少非经常性工程 (NRE) 成本并加快产品上市进程。Arm Neoverse CSS 为合作伙伴提供采用这些构建模块所需的灵活性,使合作伙伴能够针对前沿的工艺节点进行定制,并为新的 AI 应用提供定制加速。鉴于 CSS 日益增加的复杂性,并且构建具有竞争力的 CSS 需要一定的专业知识水平,软件成为每个环节交付(从驱动程序到应用层)的关键组件,并搭配用于优化性能和功耗的合作伙伴专用的工作负载。
此过程中会采用 Arm Neoverse 平台 IP,并利用先进的代工工艺对 IP 进行精炼,从而提高性能、能效并优化面积。这一举措是 Arm 全面设计 (Arm Total Design) 生态项目中不可或缺的部分,该生态项目旨在顺利、快速地交付定制 SoC,这也是 AI 时代的关键环节。
合作使得加速
然而,要兑现变革性 AI 应用的承诺,不能只靠单打独斗。我们长期的主要 EDA 合作伙伴 Cadence 一直在帮助业界克服设计和实施方面的高阶挑战。Cadence 作为独家的 EDA 合作伙伴加入 Arm 全面设计,以加速开发基于 Neoverse CSS 的定制 SoC。基于这项合作,Arm 和 Cadence 的客户可访问 Cadence 的全流程系统级设计验证和实现解决方案来加速 SoC 设计流程。
Cadence 全流程数字设计、验证和设计 IP 解决方案经过验证,可支持 Neoverse CSS,该解决方案中的产品涵盖 Cadence Joint Enterprise Data and AI (JedAI) 平台[2],以及基于生成式 AI 的解决方案,其中包括 Cadence Cerebrus Intelligent Chip Explorer[3] 和 Verisium AI-Driven Verification Platform[4]。此外,双方共同客户还可以一站式访问 Cadence Design Services[5],从基于 Arm 平台的系统概念设计到流片,实现芯片流片一次成功。
为什么选择现在?部分原因是我前面提到的技术复杂性日益增加。另外,据 Omdia Research 指出,在 AI 时代,数据中心的 85% CPU 周期和计算周期实际上将用于驱动推理, 芯片采购平台而推理的规模化运行能力仍处于起步阶段。我们希望能够在云数据中心和边缘设备中运行推理,甚至是在如今大家随身携带的移动设备中进行这项工作。
Arm 一直致力于为定制芯片开辟更广泛的生态系统,从而构建不仅可满足专用工作负载需求,还能解决数据中心功耗预算问题的硬件。事实上,只有高效利用电力,才能扩大计算规模,而 Neoverse CSS 正是为了实现这一目标而创建。
我们在许多方面与 Cadence 进行合作,目前主要集中在以下三大领域:
Arm SystemReady 芯片投产前验证
Neoverse 上的 EDA 工作负载
未来技术
每个领域的基本目标都是简化创新者的工作和提高其效率,从而在市场中引入新的创新。
SystemReady[6] 是一组可使合作伙伴快速、轻松地在其硬件上直接运行现有软件的规范。Arm 与 Cadence 合作开发芯片投产前验证工具,以确保芯片从一开始就符合 SystemReady 标准,从而确保客户在开发产品时,这些产品能在一开始就得以正常工作。
与传统架构相比,在基于 Neoverse 平台的 AWS Graviton2 实例上运行 Cadence EDA 工具时,总体拥有成本 (TCO) 最多可降低 40%。
Cadence 已经移植了 Xcelium、Liberate、Spectre 和 JasperGold,且结果令人惊叹[7]。相比于在 AWS Graviton2 上运行时的性能和成本,在 Graviton3 上运行时,Xcelium 的性能提高 22%,成本降低 12%;Liberate 的性能提升 33%,成本降低 21%;Spectre 的性能提升 35%,成本降低 22%;JasperGold 的性能提升 30%,成本降低 18%。
事实上,Arm 已经在内部使用这些工具来验证新一代 Neoverse IP 核心。由此可见,这是一个良性循环。
Arm 很高兴能继续与 Cadence 合作研发未来的技术。我们在 Cadence Cerebrus AI 产品方面的合作就是一个很好的例证,该产品可帮助工程师轻松优化功耗、性能和面积。
押注芯片
鉴于利用诸如 2nm 的先进工艺开发芯片时,每个项目的成本可能高达五至七亿美元,其中包括项目开发中的芯片成本和软件成本,这突显了 Arm 和 Cadence 的独特合作伙伴关系的重要性。对于当今的许多云服务运营商和 OEM 厂商而言,押注芯片是一项重大决定。这段合作关系确保我们将共同竭尽全力实现回报最大化。
AI 时代需要更快速、安全地实现定制芯片,而实现 SoC 通常有三种方法:
通过第三方 IP 集成
全定制芯片
计算子系统
前两种方法的开发工作量大、成本高、周转时间长(这在瞬息万变的市场中是无法承受的),而且风险相当大。计算子系统则为创新者提供了一种成本合理、工作量适当、周转时间短且风险低的快速方法。
Arm 和 Cadence 的合作关系则能够保障这样的设计环境与预期成果得以实现。
审核编辑:刘清